Une porte logique numérique peut avoir plus d’une entrée, par exemple, les entrées A, B, C, D, etc., mais n’a généralement qu’une seule sortie numérique, (Q). Les portes logiques individuelles peuvent être connectées ou en cascade pour former une fonction de porte logique avec le nombre d’entrées souhaité, ou pour former des circuits combinatoires et séquentiels, ou pour produire différentes fonctions de portes logiques à partir de portes standards.

Les portes logiques numériques standard disponibles dans le commerce se présentent sous deux familles ou formes de base, TTL qui signifie Transistor-Transistor Logic comme la série 7400, et CMOS qui signifie Complementary Metal-Oxide-Silicon qui est la série 4000 de puces. Cette notation de TTL ou CMOS fait référence à la technologie logique utilisée pour fabriquer le circuit intégré (CI) ou une “puce” comme on l’appelle plus couramment.

Porte Logique Numérique

En général, les CI logiques TTL utilisent des transistors bipolaires de type NPN et PNP, tandis que les CI logiques CMOS utilisent des transistors à effet de champ de type MOSFET ou JFET pour leurs circuits d’entrée et de sortie.

Outre la technologie TTL et CMOS, des portes logiques numériques simples peuvent également être fabriquées en reliant des diodes, des transistors et des résistances pour produire des portes logiques RTL (Resistor-Transistor Logic), DTL (Diode-Transistor Logic) ou ECL (Emitter-Coupled Logic) mais celles-ci sont maintenant moins courantes par rapport à la populaire famille CMOS.

Les Circuits Intégrés ou CI, comme on les appelle plus couramment, peuvent être regroupés en familles logiques selon le nombre de transistors ou de “portes” individuels qu’ils peuvent contenir dans leur conception. Par exemple, une simple porte ET peut contenir seulement quelques transistors pour fonctionner. En revanche, une puce de microprocesseur plus complexe peut contenir des milliards de portes transistor individuelles sur un seul wafer. Les circuits intégrés sont classés selon le nombre de portes logiques ou la complexité des circuits à l’intérieur d’une seule puce, la classification générale pour le nombre de portes individuelles étant donnée comme suit :

Classification des Circuits Intégrés

• Intégration à Petite Échelle ou (SSI) – Contient jusqu’à 10 transistors ou quelques portes dans un seul package tel que les portes AND, OR, NOT.
• Intégration à Échelle Moyenne ou (MSI) – entre 10 et 100 transistors ou dizaines de portes dans un seul package et effectuent des opérations numériques telles que les additionneurs, décodeurs, compteurs, bascules et multiplexeurs.
• Intégration à Grande Échelle ou (LSI) – entre 100 et 1 000 transistors ou centaines de portes et effectuent des opérations numériques spécifiques telles que des CI d’E/S, de la mémoire, des unités arithmétiques et logiques.
• Intégration à Très Grande Échelle ou (VLSI) – entre 1 000 et 10 000 transistors ou milliers de portes et effectuent des opérations computationnelles telles que des processeurs, de grandes matrices de mémoire et des dispositifs logiques programmables.
• Intégration à Super Grande Échelle ou (SLSI) – entre 10 000 et 100 000 transistors dans un seul package et effectuent des opérations computationnelles telles que des puces de microprocesseurs, des microcontrôleurs, des PICs basiques et des calculatrices.
• Intégration à Ultra Grande Échelle ou (ULSI) – plus de 1 million de transistors – les grands modèles utilisés dans les unités centrales de traitement (CPU), GPU, processeurs vidéo, microcontrôleurs, FPGA et PICs complexes.

Bien que la classification “ultra grande échelle” ULSI soit moins utilisée, un autre niveau d’intégration qui représente la complexité du Circuit Intégré est connu sous le nom de Système sur Puce ou (SOC) pour abréger. Ici, les composants individuels tels que le microprocesseur, la mémoire, les périphériques, la logique d’E/S, etc., sont tous produits sur une seule pièce de silicium et représentent un système électronique entier dans une seule puce, mettant littéralement le mot “intégré” dans circuit intégré.

Ces puces intégrées complètes, qui peuvent contenir jusqu’à 100 millions de portes transistor CMOS individuelles dans un seul package, sont généralement utilisées dans les téléphones mobiles, les caméras numériques, les microcontrôleurs, les PIC et les applications robotiques.

La Loi de Moore

En 1965, Gordon Moore, cofondateur de la société Intel, prédit que “le nombre de transistors et de résistances sur une seule puce doublera tous les 18 mois” concernant le développement de la technologie des portes à semi-conducteurs. Lorsque Gordon Moore a fait son célèbre commentaire en 1965, il y avait environ seulement 60 portes transistor individuelles sur une seule puce ou die en silicium.

Le premier microprocesseur au monde en 1971 était l’Intel 4004 qui avait un bus de données de 4 bits et contenait environ 2 300 transistors sur une seule puce, fonctionnant à environ 600 kHz. Aujourd’hui, la société Intel a placé un incroyable 1,2 milliard de portes transistor individuelles dans sa nouvelle puce de microprocesseur Quad-core i7-2700K Sandy Bridge 64 bits fonctionnant à près de 4 GHz, et le nombre de transistors sur la puce continue d’augmenter, à mesure que de nouveaux microprocesseurs et microcontrôleurs plus rapides sont développés.

Les États Logiques Numériques

La porte logique numérique est le bloc de construction de base à partir duquel tous les circuits électroniques numériques et les systèmes basés sur des microprocesseurs sont construits. Les portes logiques numériques de base effectuent des opérations logiques de ET, OU et NON sur des nombres binaires.

Dans la conception logique numérique, seuls deux niveaux de tension ou états sont autorisés et ces états sont généralement appelés logique “1” et logique “0”, ou HAUT et BAS, ou VRAI et FAUX. Ces deux états sont représentés dans l’algèbre booléenne et les tables de vérité standards par les chiffres binaires de “1” et “0“, respectivement.

Un bon exemple d’un état numérique est un simple interrupteur. L’interrupteur peut être soit “ALLUMÉ”, soit “ÉTEINT”, un état ou l’autre, mais pas les deux en même temps. Nous pouvons alors résumer la relation entre ces divers états numériques comme suit :

La plupart des portes logiques numériques et des systèmes logiques numériques utilisent la “logique positive”, dans laquelle un niveau logique “0” ou “BAS” est représenté par une tension nulle, 0V ou la terre, et un niveau logique “1” ou “HAUT” est représenté par une tension plus élevée telle que +5 volts, avec le passage d’un niveau de tension à l’autre, que ce soit d’un niveau logique “0” à “1” ou de “1” à “0” se faisant le plus rapidement possible pour éviter de provoquer une opération défectueuse du circuit logique.

Il existe également un système de “logique négative” complémentaire dans lequel les valeurs et les règles d’une logique “0” et d’une logique “1” sont inversées, mais dans cette section pédagogique concernant les portes logiques numériques, nous ferons uniquement référence à la convention de la logique positive, car c’est la plus couramment utilisée.

Dans les CI TTL (logique transistor-transistor) standards, il existe une plage de tension prédéfinie pour les niveaux de tension d’entrée et de sortie qui définissent exactement ce qu’est un niveau logique “1” et ce qu’est un niveau logique “0” comme montré ci-dessous.

Niveaux de Tension d’Entrée et de Sortie TTL

Il existe une grande variété de types de portes logiques dans les familles bipolaires 7400 et CMOS 4000 de portes logiques numériques, telles que 74Lxx, 74LSxx, 74ALSxx, 74HCxx, 74HCTxx, 74ACTxx, etc., chacune ayant ses propres avantages et inconvénients par rapport à l’autre. La tension de commutation exacte requise pour produire soit un “0” logique soit un “1” logique dépend de la famille logique spécifique.

Cependant, lorsqu’une alimentation standard de +5 volts est utilisée, toute tension d’entrée TTL comprise entre 2.0V et 5V est considérée comme un “1” logique ou “HAUT”, tandis que toute tension d’entrée inférieure à 0.8V est reconnue comme un “0” logique ou “BAS”. La région de tension entre ces deux niveaux de tension, que ce soit en entrée ou en sortie, est appelée la région indéterminée et fonctionner dans cette région peut amener la porte logique à produire une sortie incorrecte.

La famille logique CMOS 4000 utilise des niveaux de tension différents par rapport aux types TTL car ils sont conçus en utilisant des transistors à effet de champ, ou FET. Dans la technologie CMOS, un niveau logique “1” fonctionne entre 3.0 et 18 volts, et un niveau logique “0” est en dessous de 1.5 volts. Le tableau suivant montre alors la différence entre les niveaux logiques des portes logiques TTL traditionnelles et CMOS.

Niveaux Logiques TTL et CMOS

À partir de ces observations, nous pouvons définir la porte logique numérique TTL idéale comme celle ayant un niveau logique “0” de 0 volts (terre) et un niveau logique “1” de +5 volts, ce qui peut être démontré comme suit :

Niveaux de Tension de la Porte Logique Numérique TTL Idéale

Où l’ouverture ou la fermeture de l’interrupteur produit soit un niveau logique “1”, soit un niveau logique “0”, avec la résistance R étant connue sous le nom de résistance de “pull-up”.

Le Bruit Logique Numérique

Cependant, entre ces valeurs définies HAUT et BAS se trouve ce qui est généralement appelé une “zone neutre” (la zone bleue ci-dessus) et si nous appliquons une tension signal d’une valeur dans cette zone neutre, nous ne savons pas si la porte logique va y répondre comme un niveau “0” ou comme un niveau “1”, et la sortie deviendra imprévisible.

Bruit est le nom donné à une tension aléatoire et indésirable qui est induite dans les circuits électroniques par des interférences externes, telles que provenant d’interrupteurs proches, de fluctuations d’alimentation ou de fils et autres conducteurs qui captent une radiation électromagnétique errante. Pour qu’une porte logique ne soit pas influencée par le bruit, elle doit avoir une certaine marge de bruit ou immunité au bruit.

Immunité au Bruit des Portes Logiques Numériques

Dans l’exemple ci-dessus, le signal de bruit est superposé à la tension d’alimentation Vcc et tant qu’il reste au-dessus du niveau minimum (V_ON(min)), l’entrée et la sortie correspondantes de la porte logique ne sont pas affectées. Mais lorsque le niveau de bruit devient suffisamment grand et qu’une impulsion de bruit cause la tension à HAUT de tomber en dessous de ce niveau minimum, la porte logique peut interpréter cette impulsion comme une entrée de niveau BAS et commuter la sortie en conséquence, produisant une sortie fausse. Pour que la porte logique ne soit pas affectée par le bruit, elle doit être capable de tolérer une certaine quantité de bruit indésirable sur son entrée sans changer l’état de sa sortie.

Portes Logiques Numériques Simples de Base

Des portes logiques numériques simples peuvent être fabriquées en combinant des transistors, des diodes et des résistances, avec un exemple simple de porte ET en logique Diode-Résistance (DRL) et une porte NAND en logique Diode-Transistor (DTL) données ci-dessous.

Circuit Diode-Résistance	Circuit Diode-Transistor
Porte AND à 2 entrées	Porte NAND à 2 entrées

La simple porte ET à 2 entrées en logique Diode-Résistance peut être convertie en porte NAND par l’ajout d’un seul transistor d’inversion (NON) à l’étape. Utiliser des composants discrets tels que des diodes, résistances et transistors pour réaliser des circuits de portes logiques numériques n’est plus utilisé dans les CI logiques disponibles dans le commerce, car ces circuits subissent un délai de propagation ou un retard de porte, ainsi qu’une perte de puissance due aux résistances de pull-up.

Un autre inconvénient de la logique diode-résistance est qu’il n’y a pas de facility de “Fan-out” qui est la capacité d’une seule sortie à piloter de nombreuses entrées des étapes suivantes. De plus, ce type de conception ne se coupe pas complètement “OFF” car une logique “0” produit une tension de sortie de 0.6V (chute de tension de la diode), donc les conceptions de circuits TTL et CMOS suivantes sont utilisées à la place.

Portes Logiques TTL de Base

La simple porte Diode-Résistance ET ci-dessus utilise des diodes séparées pour ses entrées, une pour chaque entrée. Comme un transistor bipolaire est en réalité deux jonctions de diode connectées ensemble, représentant soit un dispositif NPN (Négatif-Positif-Négatif) soit un dispositif PNP (Positif-Négatif-Positif), les diodes d’entrée du circuit logique diode-transistor (DTL) peuvent être remplacées par un seul transistor NPN avec plusieurs entrées émettrices pour former un autre type de circuit logique appelé logique transistor-transistor ou TTL comme montré.

Porte NAND à 2 entrées

Ce circuit simplifié de porte NAND se compose d’un transistor d’entrée, TR₁, qui a deux (ou plusieurs) bornes émettrices et d’un circuit de commutation transistor NPN en inversion d’une seule étape de TR₂.

Lorsque l’une ou les deux émetteurs de TR₁ représentant les entrées “A” et “B” sont connectés à un niveau logique “0” (BAS), le courant de base de TR₁ passe à travers sa jonction base/émetteur à la terre (0V), TR₁ se sature et son terminal collecteur suit. Cette action fait en sorte que la base de TR₂ soit connectée à la terre (0V), donc TR₂ est “OFF” et la sortie à Q est HAUTE.

Lorsque les deux entrées “A” et “B” sont HAUTES à un niveau logique “1”, le transistor d’entrée TR₁ se place en “OFF”, la base du transistor de commutation TR₂ devient HAUTE et le met “ON”, donc la sortie à Q est BASSE en raison de l’action de commutation du transistor. Les multiples émetteurs de TR₁ sont connectés comme entrées, produisant ainsi une fonction de porte NAND.

Porte Logique Numérique à Couplage d’Émetteur

Logique Couplée par Émetteur ou simplement ECL est un autre type de porte logique numérique qui utilise de la logique à transistor bipolaire où les transistors ne sont pas opérés dans la région de saturation, comme c’est le cas avec les portes logiques numériques TTL standards. Au lieu de cela, les circuits d’entrée et de sortie sont connectés à des transistors couplés en push-pull avec la tension d’alimentation négative par rapport à la terre.

Cela a pour effet d’accroître la vitesse de fonctionnement des portes logiques couplées par émetteur jusqu’à la plage des Gigahertz par rapport aux types TTL standards, mais le bruit a un effet plus important dans la logique ECL, car les transistors non saturés fonctionnent dans leur région active et amplifient ainsi que commutent les signaux.

Les Sous-familles “74” de Circuits Intégrés

Avec les améliorations dans la conception des circuits pour tenir compte des délais de propagation, de la consommation de courant, des besoins de fan-in et de fan-out, etc., ce type de technologie de transistor bipolaire TTL forme la base de la famille désignée “74” de CI logiques numériques, tels que la porte NAND quadruple à 2 entrées “7400” ou la porte NOR quadruple à 2 entrées “7402”, etc.

Les sous-familles de la série 74xxx CI sont disponibles en rapport avec les différentes technologies utilisées pour fabriquer les portes et sont désignées par les lettres entre la désignation 74 et le numéro de l’appareil. Il existe un certain nombre de sous-familles TTL qui offrent une large gamme de vitesses de commutation et de consommation d’énergie telles que la porte NAND 74L00 ou 74ALS00, où le “L” signifie “TTL à faible consommation” et le “ALS” signifie “TTL Schottky avancé à faible consommation” et sont listées ci-dessous.

• • 74xx ou 74Nxx: TTL Standard – Ces appareils sont la famille originale de portes logiques TTL introduite au début des années 70. Ils ont un délai de propagation d’environ 10 ns et une consommation d’énergie d’environ 10 mW. Plage de tension d’alimentation : 4.75 à 5.25 volts
• • 74Lxx: TTL à Faible Consommation – La consommation d’énergie a été améliorée par rapport aux types standards en augmentant le nombre de résistances internes, mais au prix d’une réduction de la vitesse de commutation. Plage de tension d’alimentation : 4.75 à 5.25 volts
• • 74Hxx: TTL Haute Vitesse – La vitesse de commutation a été améliorée en réduisant le nombre de résistances internes. Cela a également augmenté la consommation d’énergie. Plage de tension d’alimentation : 4.75 à 5.25 volts
• • 74Sxx: TTL Schottky – La technologie Schottky est utilisée pour améliorer l’impédance d’entrée, la vitesse de commutation et la consommation d’énergie (2 mW) par rapport aux types 74Lxx et 74Hxx. Plage de tension d’alimentation : 4.75 à 5.25 volts
• • 74LSxx: TTL Schottky à Faible Consommation – Identique aux types 74Sxx mais avec des résistances internes accrues pour améliorer la consommation d’énergie. Plage de tension d’alimentation : 4.75 à 5.25 volts
• • 74ASxx: TTL Schottky Avancé – Conception améliorée par rapport aux types Schottky 74Sxx optimisée pour augmenter la vitesse de commutation au détriment d’une consommation d’énergie d’environ 22 mW. Plage de tension d’alimentation : 4.5 à 5.5 volts
• • 74ALSxx: TTL Schottky Avancé à Faible Consommation – Consommation d’énergie inférieure d’environ 1 mW et plus haute vitesse de commutation de 4 ns comparée aux types 74LSxx. Plage de tension d’alimentation : 4.5 à 5.5 volts
• • 74HCxx: CMOS Haute Vitesse – Technologie CMOS et transistors pour réduire la consommation d’énergie à moins de 1 µA avec des entrées compatibles CMOS. Plage de tension d’alimentation : 4.5 à 5.5 volts
• • 74HCTxx: CMOS Haute Vitesse – Technologie CMOS et transistors pour réduire la consommation d’énergie à moins de 1 µA mais avec un délai de propagation accru d’environ 16 ns en raison des entrées compatibles TTL. Plage de tension d’alimentation : 4.5 à 5.5 volts

Porte Logique Numérique CMOS de Base

Un des principaux inconvénients de la série de portes logiques numériques TTL est que les portes logiques sont basées sur la technologie de logique à transistor bipolaire et, comme les transistors sont des dispositifs fonctionnant par courant, ils consomment de grandes quantités d’énergie à partir d’une alimentation fixe de +5 volts.

De plus, les portes à transistor bipolaire TTL ont une vitesse de fonctionnement limitée lorsqu’elles passent d’un état “ÉTEINT” à un état “ALLUMÉ” et vice-versa, appelée “délai de porte” ou “délai de propagation”. Pour surmonter ces limitations, les portes logiques basées sur le…… CMOS (Complementary Metal Oxide Semiconductor) ont été développées.

Comme ces portes utilisent à la fois des MOSFET P-channel et N-channel comme dispositif d’entrée, dans des conditions de repos sans commutation, la consommation d’énergie des portes CMOS est presque nulle (1 à 2 µA), les rendant idéales pour une utilisation dans des circuits à batterie à faible consommation, avec des vitesses de commutation supérieures à 100 MHz pour une utilisation dans des circuits de chronométrage à haute fréquence et informatiques.

Porte NAND à 2 entrées

Ce exemple de porte CMOS de base contient trois MOSFET d’évitement de canal N normalement OFF, un pour chaque entrée consistant en FET₁ et FET₂, et un MOSFET supplémentaire de commutation, FET₃, qui est biaisé de façon permanente “ON” par le biais de son gate.

Quand une ou les deux entrées “A” et “B” sont mises à la terre au niveau logique “0”, le MOSFET d’entrée correspondant, FET₁ ou FET₂, est commuté “OFF”, produisant un état de sortie logique “1” (HAUT) à partir du terminal source de FET₃.

Ce n’est que lorsque les deux entrées “A” et “B” sont maintenues HAUTES à un niveau logique “1” que le courant traverse le MOSFET correspondant, le commutant “ON” produisant un état de sortie à Q équivalent à un niveau logique “0” car les deux MOSFET, FET₁ et FET₂, conduisent, produisant ainsi l’action de commutation représentative d’une fonction de porte NAND.

Des améliorations dans la conception des circuits concernant la vitesse de commutation, la faible consommation d’énergie et les délais de propagation améliorés ont abouti à la mise au point de la famille de CI logiques standard CMOS 4000 “CD” qui complètent la gamme TTL.

Comme avec les portes logiques numériques TTL standard, toutes les portes et dispositifs logiques numériques majeurs sont disponibles dans le package CMOS, comme le CD4011, une porte NAND quadruple à 2 entrées, ou le CD4001, une porte NOR quadruple à 2 entrées, avec toutes leurs sous-familles.

Comme la logique TTL, les circuits CMOS (logique complémentaire) profitent du fait que les dispositifs à canal N et P peuvent être fabriqués ensemble sur le même matériau de substrat pour former diverses fonctions logiques.

L’un des principaux inconvénients de la gamme CMOS par rapport à leurs types TTL équivalents est qu’ils sont facilement endommagés par l’électricité statique. De plus, contrairement aux portes logiques TTL qui fonctionnent sur des tensions simples de +5V pour leurs niveaux d’entrée et de sortie, les portes logiques numériques CMOS fonctionnent sur une seule tension d’alimentation comprise entre +3 et +18 volts.

Les sous-familles CMOS communes incluent :

• • Série 4000B : CMOS Standard – Ces appareils sont la famille CMOS tamponnée originale de portes logiques introduite au début des années 70 et fonctionnent sur une tension d’alimentation de 3.0 à 18v c.c.
• • Série 74C : CMOS 5v – Ces appareils sont compatibles avec les dispositifs standard TTL de 5v car leur commutation logique est mise en œuvre en CMOS mais avec des entrées compatibles TTL. Ils fonctionnent à partir d’une tension d’alimentation de 3.0 à 18v c.c.

Notez que les portes logiques et les dispositifs CMOS sont sensibles à l’électricité statique, alors prenez toujours les précautions appropriées en travaillant sur des tapis antistatiques ou des bancs de travail à la terre, en portant un bracelet antistatique, et ne retirez pas une pièce de son emballage antistatique jusqu’à ce qu’elle soit nécessaire.

Dans le prochain tutoriel sur les Portes Logiques Numériques, nous examinerons la fonction de la porte logique ET telle qu’elle est utilisée à la fois dans les circuits logiques TTL et CMOS, ainsi que sa définition en algèbre booléenne et les tables de vérité.